Инженер-разработчик цифровых схем (ASIC )
В архиве с 16 марта 2017
Требуемый опыт работы: 1–3 года
Полная занятость, полный день
Москва
Вакансия в архиве
Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию
Похожие вакансии
Москва, Крылатское и еще 1
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка топологии топ уровня и блоков цифровых микросхем. Интеграция блоков и библиотек сторонних разработчиков. Анализ результатов STA и внесение изменений...
Высшее образование по профилю. Опыт практической работы в цифровом маршруте проектирования. Хорошее знание маршрута проектирования с использованием современных САПР.
Работодатель сейчас онлайн
Москва, Динамо
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка RTL описания для цифровых блоков на ПЛИС (FPGA). Разработка тестового окружения и документации для разработанных блоков. Разработка архитектуры решений...
Уверенное владение SystemVerilog/ Verilog/ VHDL. Опыт работы с ПЛИС Xilinx / Altera. Владение английским языком на уровне чтения технической документации.
Работодатель сейчас онлайн
Москва, Кутузовская и еще 1
Опыт от 3 до 6 лет
Откликнитесь среди первых
В управлении «ПРОФИС Недвижимость» находится более 2 млн. кв.м коммерческих площадей: Административные здания и имущественные комплексы, расположенные в Москве...
Компания «ПРОФИС Недвижимость» - это динамично развивающаяся управляющая компания с 10-ти летним опытом управления объектами недвижимости в офисном, производственно-складском...
Опыт от 3 до 6 лет
Откликнитесь среди первых
Разработка RTL описания блоков входящих в состав ASIC. Подготовка документации на разработанные блоки. Разработка базовых тестов и моделирование для проверки...
Опыт разработки RTL для ASIC или FPGA от 3 лет. Знание SystemVerilog. Знакомство с архитектурой современных процессоров, знание современных SoC...
Работодатель сейчас онлайн
Москва, Молодежная
Опыт от 1 года до 3 лет
Откликнитесь среди первых
Доработка существующего и разработка нового функционала в среде типовых (УТ 10, 11, БП КОРП 3.0) и самописных конфигураций 1...
Высшее образование. Опыт разработки 1С от 2-х лет. Знание типовых конфигураций БП, УТ. Опыт интеграции 1С с...
Опыт от 3 до 6 лет
Откликнитесь среди первых
Проектирование топологии цифровых СБИС (ASIC).
Высшее техническое образование. Опыт разработки от 3 лет. Знание Verilog/SystemVerilog. Умение проводить логический синтез. Составление файлов временных ограничений SDC...
Работодатель сейчас онлайн
Москва